来源：期刊VIP网 时间：
作者：张梅娟;辛昆鹏;周迁;
单位：中国电子科技集团公司第五十八研究所;
摘要：多款处理器在PCIe 2.0×4下传输速率不足理论带宽的20%，最高仅有380 MB/s，不能满足实际应用需求。为解决嵌入式处理器PCIe接口传输速率过低的问题，设计一款高性能PCIe接口，有效提高了接口数据传输速率。经性能瓶颈系统分析，增加设计PCIe DMA与处理器Cache一致性功能，能解决DMA传输完成后软件Cache同步耗时严重的问题，使速率提升3.8倍，达到1 450 MB/s。在硬件设计上DMA支持链表模式，通过描述符链表将分散的内存集聚起来，一次DMA启动可完成多个非连续地址内存的数据传输，并优化与改进软件驱动中分散集聚DMA实现方式，充分利用硬件Cache一致性功能，进一步提升10%的传输速率，最终达到PCIe 2.0×4理论带宽的80%。此外，该PCIe接口采用多通道DMA的设计，最大支持8路独立DMA读写通道，可应用于多核多任务并行传输数据的应用场景，更进一步提升整体数据传输带宽。经验证，该PCIe接口具有良好的稳定性和高效性，最大可支持8通道数据并行传输，且单通道传输速率可达到理论速率的80%。
关键词：PCIe接口;;DMA控制器;;高速数据传输;;Cache一致性;;多通道设计;;分散集聚;;链表模式
