来源：期刊VIP网 时间：
作者：孙浩译;赵宏亮;刘雯;苗玉方;刘珂;
单位：辽宁大学物理学院;山东芯慧微电子科技有限公司;
摘要：为解决高速通信中背板信道的各种非理想因素对高速串行器/解串器(SerDes)中数据传输产生的码间干扰(ISI)问题，基于28 nm CMOS工艺设计了一款固定抽头与浮动抽头结构相结合的判决反馈均衡器(DFE)电路。固定抽头采用半速率预处理结构，对数据均衡的同时满足高速数据传输中关键路径的时序要求。浮动抽头中使用多路数据选择器对最佳抽头位置进行选择，以消除远离主标分量处的码间干扰。接收器版图面积为554.3μm×508.6μm,该DFE在最高12.5 Gbit/s的传输速率下，可实现信道衰减为23.024 dB的数据均衡，均衡后的眼图水平张开度可达0.88 UI。测试结果表明，误码率(BER)小于10~(-12),集成误码率测试仪(IBERT)测试眼图水平张开度为0.55 UI。
关键词：串行器/解串器(SerDes);;判决反馈均衡器(DFE);;浮动抽头;;固定抽头;;接收器
基金资助：国家自然科学基金青年科学基金(12404456)
