来源：期刊VIP网 时间：
作者：张智雄;彭卓彬;谷建伟;
单位：华中科技大学人工智能与自动化学院;
摘要：为了有效降低并网逆变器数字延时，设计了基于现场可编程门阵列(FPGA)的超低数字延时并网逆变器实验平台。该平台采用紫光同创公司的PGL25G系列FPGA作为驱动控制芯片，德州仪器公司的DSP28337D作为算法控制芯片，并运用即时采样方法实现了基于FPGA的超低数字延时空间矢量脉冲宽度调制(SVPWM)数字化。与传统的对称规则采样方法相比，该方法显著降低了系统的计算延时，从而有效降低了系统并网电流谐波含量，提升了系统稳定性。
关键词：并网逆变器;;现场可编程门阵列;;超低数字延时;;实验平台
